On design for reducing delay variation in design-for-testability circuit for delay fault
On design for reducing delay variation in design-for-testability circuit for delay fault
复制标题
延迟故障可测性设计电路中减少延迟变化的设计
DOI：
--
复制
发表时间：
2017
期刊：
影响因子：
--
通讯作者：
Hiroyuki Yotsuyanagi and Masaki Hashizume
中科院分区：
文献类型：
--
作者：
Satoshi Hirai;Hiroyuki Yotsuyanagi and Masaki Hashizume
