Monolithic 3D semiconductor footprint scaling exploration based on VFET standard cell layout methodology, design flow, and EDA platform

Monolithic 3D semiconductor footprint scaling exploration based on VFET standard cell layout methodology, design flow, and EDA platform
复制标题

基于 VFET 标准单元布局方法、设计流程和 EDA 平台的单片 3D 半导体封装扩展探索

DOI：
--
复制
发表时间：
2022
期刊：
IEEE access
影响因子：
3.9
通讯作者：
Lin, Bill
Lin, Bill
中科院分区：
计算机科学3区
文献类型：
--
作者：
Cheng, Chung-Kuan;Ho, Chia-Tung;Lee, Daeyeal;Lin, Bill

文献摘要

相似文献