Evolving Variability-Tolerant CMOS Designs
Evolving Variability-Tolerant CMOS Designs
复制标题
DOI：
10.1007/978-3-540-85857-7_27
复制
发表时间：
2008-09
期刊：
影响因子：
--
通讯作者：
James Alfred Walker;J. Hilder;A. Tyrrell
中科院分区：
文献类型：
--
作者：
James Alfred Walker;J. Hilder;A. Tyrrell
随着CMOS器件的尺寸接近原子级，不断增加的固有器件可变性导致传统CMOS设计中的更高故障率。在本文中，提出了两种方法来进化非常规的可变性容差CMOS设计：一个使用简单的遗传算法，而另一个使用笛卡尔遗传编程。这两种方法都成功地发展了非传统的逻辑门设计，而反相器设计也显示出可变性公差的迹象。
As the size of CMOS devices is approaching the atomic level, the increasing intrinsic device variability is leading to higher failure rates in conventional CMOS designs. In this paper, two approaches are proposed for evolving unconventional variability-tolerent CMOS designs: one uses a simple Genetic Algorithm, whilst the other uses Cartesian Genetic Programming. Both approaches successfully evolve unconventional designs for logic gates, whilst an inverter design also shows signs of variability-tolerance.