12Gb/s duobinary signaling with x2 oversampled edge equalization
12Gb/s duobinary signaling with x2 oversampled edge equalization
复制标题
12Gb/s 双二进制信号，具有 x2 过采样边缘均衡
DOI：
10.1109/isscc.2005.1493873
复制
发表时间：
2005
期刊：
影响因子：
--
通讯作者：
Fukaishi Muneo
中科院分区：
文献类型：
--
作者：
Yamaguchi Kouichi;Sunaga Kazuhisa;Kaeriyama Shunichi;Nedachi Takaaki;Takamiya Makoto;Nose Koichi;Nakagawa Yoshihiro;Sugawara Mitsutoshi;Fukaishi Muneo
描述了一种在铜迹线上采用双二进制信令的90 nm CMOS背板收发器。为了将双二进制信令引入到印刷板上的数据传输中，开发了三种技术：1）用于均衡器自适应的边缘均衡; 2）用于ISI控制的2/spl倍/过采样发射机均衡器;以及3）用于时钟恢复的2b-转变-确保编码。
A backplane transceiver in 90 nm CMOS that employs duobinary signaling over copper traces is described. To introduce duobinary signaling into data transfers on printed boards, three techniques are developed: 1) edge equalization for equalizer adaptation; 2) 2/spl times/ oversampled transmitter equalizer for ISI control; and 3) 2b-transition-ensure encoding for clock recovery.