Practical Fast Clock-Schedule Design Algorithms
Practical Fast Clock-Schedule Design Algorithms
复制标题
实用的快速时钟调度设计算法
DOI：
10.1093/ietfec/e89-a.4.1005
复制
发表时间：
2006
期刊：
影响因子：
--
通讯作者：
Atsushi Takahashi
中科院分区：
文献类型：
--
作者：
Atsushi Takahashi
在本文中，引入了实用的时钟安排引擎。最小可行的时钟周期是通过使用修改后的钟形最短路径算法获得的。然后，通过使用两分匹配算法获得最佳的成本时钟安排。它还为电路合成工具提供了有用的信息。对具有约10000寄存器和100000个信号路径的电路的实验表明，在几分钟内获得了结果。在实践中，计算时间几乎是线性到电路尺寸的。
In this paper, a practical clock-scheduling engine is introduced. The minimum feasible clock-period is obtained by using a modified Bellman-Ford shortest path algorithm. Then an optimum cost clock-schedule is obtained by using a bipartite matching algorithm. It also provides useful information to circuit synthesis tools. The experiment to a circuit with about 10000 registers and 100000 signal paths shows that a result is obtained within a few minutes. The computation time is almost linear to the circuit size in practice.