Power-Conscious Synthesis of Parallel Prefix Adders under Bitwise Timing Constraints
Power-Conscious Synthesis of Parallel Prefix Adders under Bitwise Timing Constraints
复制标题
按位时序约束下并行前缀加法器的节能综合
DOI：
--
复制
发表时间：
2007
期刊：
影响因子：
--
通讯作者：
Yusuke Matsunaga
中科院分区：
文献类型：
--
作者：
Taeko Matsunaga;Shinji Kimura;Yusuke Matsunaga
