Generating Finite State Machines from System C
Generating Finite State Machines from System C
复制标题
从系统 C 生成有限状态机
DOI：
--
复制
发表时间：
2006
期刊：
影响因子：
--
通讯作者：
S. Tahar
中科院分区：
文献类型：
--
作者：
A. Habibi;Haja Moinudeen;S. Tahar
SystemC是一种系统级语言，旨在提高嵌入式系统设计和验证的抽象水平。在本文中，我们建议使用最初从抽象状态机（ASM）生成FSM的两种算法来从SystemC设计中生成有限状态机（FSM）。该建议使SystemC与现有工具将FSM的测试案例生成。因此，启用了两个重要的应用：（1）使用FSM图结构生产测试套件，允许对SystemC设计的功能测试； （2）进行一致性测试，其中FSM是用于验证设计较低抽象水平的系统可观察行为的精确模型（例如，寄存器传输水平（RTL））
SystemC is a system level language proposed to raise the abstraction level for embedded systems design and verification. In this paper, we propose to generate finite state machines (FSM) from SystemC designs using two algorithms originally proposed for the generation of FSM from abstract state machines (ASM). This proposal enables the integration of SystemC with existing tools for test case generation from FSM. Hence, enabling two important applications: (1) using the FSM graph structure to produce test suites allowing functional testing of SystemC designs; and (2) performing conformance testing, where the FSM serves as a precise model of the observable behavior of the system used to validate lower abstraction levels of the design (e.g., register transfer level (RTL))