M.Hashimoto: "A Power Optimization Method Considering Glitch Reduction by Gate Sizing" Proc.1998 IEEE/ACM ISLPED. 221-226 (1998)
M.Hashimoto: "A Power Optimization Method Considering Glitch Reduction by Gate Sizing" Proc.1998 IEEE/ACM ISLPED. 221-226 (1998)
复制标题
M.Hashimoto：“考虑通过栅极尺寸减少毛刺的功率优化方法”Proc.1998 IEEE/ACM ISLPED。
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
