An FPGA-based test platform for analyzing data retention time distribution of DRAMs
An FPGA-based test platform for analyzing data retention time distribution of DRAMs
复制标题
基于 FPGA 的测试平台，用于分析 DRAM 的数据保留时间分布
DOI：
--
复制
发表时间：
2013
期刊：
影响因子：
--
通讯作者：
Cheng
中科院分区：
文献类型：
--
作者：
Chih;Jin;Chih;D. Kwai;Yung;Cheng
动态随机存取存储器(DRAM)的数据保留时间分布对其成品率、功耗和性能有很大影响。因此，准确、详细的数据保留时间分布信息对DRAM设计者和用户来说都是非常重要的。提出了一种基于现场可编程门阵列(FPGA)的动态随机存储器数据保留时间分布测试平台。在该测试平台的基础上，针对不同的电源电压和温度，提出了数据保持时间不同的DRAM单元分类测试流程。我们已经使用Micron 2 GB DRAM演示了测试平台和测试流程。
Data retention time distribution of a dynamic random access memory (DRAM) has a heavy impact on its yield, power, and performance. Accurate and detailed information of data retention time distribution thus is very important for the DRAM designer and user. This paper proposes an FPGA-based test platform for analyzing the data retention time distribution of a DRAM. Based on the test platform, a test flow is also proposed to classify the DRAM cells with different data retention times with respect to different supply voltage and temperature. We have demonstrated the test platform and test flow using a Micron 2Gb DRAM.