演算器の可変レイテンシ化による処理性能と回路面積のトレードオフに関する評価
演算器の可変レイテンシ化による処理性能と回路面積のトレードオフに関する評価
复制标题
由于运算单元的可变延迟而评估处理性能和电路面积之间的权衡
DOI：
--
复制
发表时间：
2017
期刊：
影响因子：
--
通讯作者：
右近祐太，佐藤真平，高橋篤司
中科院分区：
文献类型：
--
作者：
Shimpei Sato;Eijiro Sassa;Yuta Ukon;Atsushi Takahashi;佐々栄治郎，佐藤真平，高橋篤司;右近祐太，佐藤真平，高橋篤司
