Flexible FPGA design for FDTD using OpenCL
Flexible FPGA design for FDTD using OpenCL
复制标题
DOI：
10.23919/fpl.2017.8056844
复制
发表时间：
2017-09
期刊：
影响因子：
--
通讯作者：
Tobias Kenter;J. Förstner;Christian Plessl
中科院分区：
文献类型：
--
作者：
Tobias Kenter;J. Förstner;Christian Plessl
与传统的 HDL 设计相比，根据 OpenCL 规范生成具有高级综合的 FPGA 可以更轻松地探索不同的设计方案，并且通过现成的基础设施以及主机和内存接口的通用抽象，可以更轻松地在不同 FPGA 系列之间进行移植。在这项工作中，我们评估了这一承诺的程度。为此，我们提出了一种用于光子微腔模拟的参数化 FDTD 实现。我们的设计可以权衡不同形式的并行性，并适用于两个独立的基于 OpenCL 的 FPGA 设计流程。因此，我们可以针对不同供应商和不同 FPGA 系列的 FPGA。我们描述了如何使用预处理器宏来实现这种灵活性并解决当前工具的不同缺点。选择正确的设计配置，我们能够为截然不同的 FPGA 目标提供两种极具竞争力的解决方案，达到高达 172 GFLOPS 的持续性能。通过展示可移植性和灵活性，代码开发人员不仅可以避免供应商锁定，甚至可以充分利用不同架构之间的真正权衡。
Compared to classical HDL designs, generating FPGA with high-level synthesis from an OpenCL specification promises easier exploration of different design alternatives and, through ready-to-use infrastructure and common abstractions for host and memory interfaces, easier portability between different FPGA families. In this work, we evaluate the extent of this promise. To this end, we present a parameterized FDTD implementation for photonic microcavity simulations. Our design can trade-off different forms of parallelism and works for two independent OpenCL-based FPGA design flows. Hence, we can target FPGAs from different vendors and different FPGA families. We describe how we used pre-processor macros to achieve this flexibility and to work around different shortcomings of the current tools. Choosing the right design configurations, we are able to present two extremely competitive solutions for very different FPGA targets, reaching up to 172 GFLOPS sustained performance. With the portability and flexibility demonstrated, code developers not only avoid vendor lock-in, but can even make best use of real trade-offs between different architectures.