遅延制約下におけるテスト容易な並列加算器の設計手法
遅延制約下におけるテスト容易な並列加算器の設計手法
复制标题
延迟约束下易于测试的并行加法器设计方法
DOI：
--
复制
发表时间：
2011
期刊：
影响因子：
--
通讯作者：
藤井真一
中科院分区：
文献类型：
--
作者：
美舩健;廣谷迪;岩下武史;村山敏夫;大谷秀樹;伊達三雄,倉田成己,伊藤悠二,塩谷亮太,五島正裕,坂井修一;藤井真一
