A Low-Power Memory-Efficient Resampling Architecture for Particle Filters
A Low-Power Memory-Efficient Resampling Architecture for Particle Filters
复制标题
用于粒子滤波器的低功耗内存高效重采样架构
DOI：
10.1007/s00034-009-9117-4
复制
发表时间：
2010-02
影响因子：
2.3
通讯作者：
Hong, Shao-Hua
中科院分区：
文献类型：
--
作者：
Chen, Ji-Ming;Shi, Zhi-Guo;Chen, Kang-Sheng;Hong, Shao-Hua
在本文中，我们提出了一个紧凑的基于阈值的reservation算法和结构，有效的粒子滤波器（PF）的硬件实现。通过使用简单的基于阈值的方案，该恢复算法可以降低硬件实现的复杂度和功耗。仿真结果表明，在考虑均方根误差（RMSE）和丢失跟踪的情况下，该算法与传统的系统恢复（SR）算法性能相当。在Xilinx Virtex-II Pro现场可编程门阵列（FPGA）平台上进行了纯方位跟踪环境下的实验比较，结果表明该硬件架构在高存储效率、低功耗和低延迟方面具有优越性。
In this paper, we propose a compact threshold-based resampling algorithm and architecture for efficient hardware implementation of particle filters (PFs). By using a simple threshold-based scheme, this resampling algorithm can reduce the complexity of hardware implementation and power consumption. Simulation results indicate that this algorithm has approximately equal performance with the traditional systematic resampling (SR) algorithm when the root-mean-square error (RMSE) and lost track are considered. Experimental comparison of the proposed hardware architecture with those based on the SR and the residual systematic resampling (RSR) algorithms was conducted on a Xilinx Virtex-II Pro field programmable gate array (FPGA) platform in the bearings-only tracking context, and the results establish the superiority of the proposed architecture in terms of high memory efficiency, low power consumption, and low latency.
登录
查看更多内容
影响因子：
1.3
作者：
W. Zang;Zhiguo Shi;S. Du;Kangsheng Chen
通讯作者：
W. Zang;Zhiguo Shi;S. Du;Kangsheng Chen
DOI：
10.1109/icassp.2003.1202435
发表时间：
2003-04
期刊：
2003 IEEE International Conference on Acoustics, Speech, and Signal Processing, 2003. Proceedings. (ICASSP '03).
影响因子：
--
作者：
M. Bolic;P. Djurić;Sangjin Hong
通讯作者：
M. Bolic;P. Djurić;Sangjin Hong
DOI：
--
发表时间：
1997
期刊：
--
影响因子：
--
作者：
通讯作者：
--
影响因子：
6.7
作者：
Zhiguo Shi;Shaohua Hong;K. Chen
通讯作者：
Zhiguo Shi;Shaohua Hong;K. Chen
影响因子：
2.2
作者：
Doucet, A;Godsill, S;Andrieu, C
通讯作者：
Andrieu, C