Evolutionary design of combinational logic circuits using VRA processor
Evolutionary design of combinational logic circuits using VRA processor
复制标题
使用 VRA 处理器的组合逻辑电路的演化设计
DOI：
10.1587/elex.6.141
复制
发表时间：
2009
期刊：
影响因子：
--
通讯作者：
Chong
中科院分区：
文献类型：
--
作者：
Jin Wang;Chong
提出了一种基于虚拟可重构体系结构(VRA)的演化硬件，用于组合逻辑电路的自动综合。VRA处理器在Xilinx公司的现场可编程门阵列上实现，经过两个阶段的进化：(1)寻找功能电路，(2)最小化使用的门的数量。为了优化算法在进化过程中的性能，引入了一种自适应变异率控制方案。以3位乘法器的演化为例验证了该方法的有效性。结果表明，我们的方法在改进进化电路的质量和计算工作量方面改善了电子电路的进化设计。
This paper presents a virtual reconfigurable architecture (VRA)-based evolvable hardware for automatic synthesis of combinational logic circuits. The VRA processor is implemented on a Xilinx FPGA and works through two-stage evolutions: (1) finding a functional circuit, and (2) minimizing the number of gates used. To optimize the algorithm performance in the evolutionary process, a self-adaptive mutation rate control scheme is introduced. The efficiency of the proposed methodology is tested with the evolution of a 3-bit multiplier. The obtained results demonstrate that our approach improves the evolutionary design of electronic circuits in terms of quality of the evolved circuit as well as the computational effort.