InAs FinFETs With $\textrm {H}_{\mathrm {fin}}=20$ nm Fabricated Using a Top–Down Etch Process
InAs FinFETs With $\textrm {H}_{\mathrm {fin}}=20$ nm Fabricated Using a Top–Down Etch Process
复制标题
采用自上而下蚀刻工艺制造的具有 $ extrm {H}_{mathrm {fin}}=20$ nm 的 InAs FinFET
DOI：
10.1109/led.2016.2521001
复制
发表时间：
2016
影响因子：
4.9
通讯作者：
M. Passlack
中科院分区：
文献类型：
--
作者：
R. Oxland;Xu Li;S. W. Chang;S. W. Wang;T. Vasen;P. Ramvall;R. Contreras;J. Rojas;M. Holland;G. Doornbos;Y. Chang;D. Macintyre;S. Thoms;Ravi Droopad;Yee;Carlos H. Diaz;I. Thayne;M. Passlack
我们首次展示了鳍片宽度 W<sub>fin</sub> 在 25-35 nm 范围内的 InAs FinFET，由感应耦合等离子体蚀刻形成。该沟道包含无缺陷、晶格匹配的 InAs，其鳍片高度 H<sub>fin</sub> = 20 nm，通过使用并入器件异质结构中的蚀刻停止层来控制。对于栅极长度 L<sub>g</sub> = 1 μm，在 V<sub>d</sub> = 0.5 V 时测量峰值跨导 gm,peak = 1430 μS/μm，这表明 InAs 鳍中的电子传输可以与平面器件相匹配。
We report the first demonstration of InAs FinFETs with fin width W<sub>fin</sub> in the range 25-35 nm, formed by inductively coupled plasma etching. The channel comprises defect-free, lattice-matched InAs with fin height H<sub>fin</sub> = 20 nm controlled by the use of an etch stop layer incorporated into the device heterostructure. For a gate length L<sub>g</sub> = 1 μm, peak transconductance gm,peak = 1430 μS/μm is measured at V<sub>d</sub> = 0.5 V demonstrating that electron transport in InAs fins can match planar devices.