Reliability evaluation of logic circuits using probabilistic gate models
Reliability evaluation of logic circuits using probabilistic gate models
复制标题
DOI：
10.1016/j.microrel.2010.07.154
复制
发表时间：
2011-02
期刊：
影响因子：
--
通讯作者：
Jie Han;Hao Chen;E. Boykin;J. Fortes
中科院分区：
文献类型：
--
作者：
Jie Han;Hao Chen;E. Boykin;J. Fortes
