Design of Gate-Leakage-Based Timer Using an Amplifier-Less Replica-Bias Switching Technique in 55-nm DDC CMOS
Design of Gate-Leakage-Based Timer Using an Amplifier-Less Replica-Bias Switching Technique in 55-nm DDC CMOS
复制标题
在 55 nm DDC CMOS 中使用无放大器复制偏置开关技术的基于栅极泄漏的定时器设计
DOI：
--
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
and Kiichi Niitsu
中科院分区：
文献类型：
--
作者：
Atsuki Kobayashi;Yuya Nishio;Kenya Hayashi;Shigeki Arata;and Kiichi Niitsu
