An Experimental Verification of the Design Margin Analysis Method for Even-Stage Ring Oscillators with CMOS Latch
An Experimental Verification of the Design Margin Analysis Method for Even-Stage Ring Oscillators with CMOS Latch
复制标题
CMOS锁存器偶数级环形振荡器设计裕度分析方法的实验验证
DOI：
--
复制
发表时间：
2011
期刊：
影响因子：
--
通讯作者：
K. Nakamura
中科院分区：
文献类型：
--
作者：
Y. Hirakawa;N. Mimura;A. Motomura;K. Nakamura
