A new clock network synthesizer for modern VLSI designs
A new clock network synthesizer for modern VLSI designs
复制标题
适用于现代 VLSI 设计的新型时钟网络合成器
DOI：
10.1016/j.vlsi.2011.11.001
复制
发表时间：
2012
期刊：
影响因子：
--
通讯作者：
Chiu
中科院分区：
文献类型：
--
作者：
Jingwei Lu;Wing;Chiu
