YOLO检测网络的FPGA加速计算模型的研究
YOLO检测网络的FPGA加速计算模型的研究
复制标题
DOI：
10.20009/j.cnki.21-1106/tp.2021-0082
复制
发表时间：
2022
期刊：
影响因子：
--
通讯作者：
汪显荣
中科院分区：
文献类型：
--
作者：
裴颂文;汪显荣
FPGA(Field Programmable Gate Array)凭借其高并行和可定制化的特点,可以解决目标检测网络结构复杂、计算量大和存储开销高等问题.本文基于FPGA验证平台研究并实现了YOLO(You Only Look Once)系列神经网络的加速计算模型.首先采用动态定点量化方法降低了数据存储和传输量.然后针对YOLO模型中两类计算开销大的典型卷积层,采用了流水线,循环展开,模块融合等策略分别实现了基于Winograd和GEMM的快速卷积计算引擎,提高加速计算效率.实验结果表明,本文在PYNQ-Z1验证平台上获得的计算性能达到64.9 GOP/s,比基于典型滑动窗口卷积计算方法的性能提高了2.15倍.