Inoue, K., Kai, K., and Murakami, K.: "Dynamically Variable Line-Size Cache Exploiting High On-Chip Memory Bandwidth of Merged DRAM/Logic LSIs"Proceedings of the Fifth International Symposium on High-Performance Computer Architecture (HPCA-5). 218-222 (19
Inoue, K., Kai, K., and Murakami, K.: "Dynamically Variable Line-Size Cache Exploiting High On-Chip Memory Bandwidth of Merged DRAM/Logic LSIs"Proceedings of the Fifth International Symposium on High-Performance Computer Architecture (HPCA-5). 218-222 (19
复制标题
Inoue, K.、Kai, K. 和 Murakami, K.：“利用合并 DRAM/逻辑 LSI 的高片上存储器带宽的动态可变行大小高速缓存”第五届高性能计算机体系结构国际研讨会论文集（
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
