N.Tomabechi, T.Ito: "Design of a high-speed RSA encryption processor with built-in table for residue calculation of redundant binary numbers"Proc. IEEE Int. Symp. on Circuits & Systems. V697-V700 (2000)
N.Tomabechi, T.Ito: "Design of a high-speed RSA encryption processor with built-in table for residue calculation of redundant binary numbers"Proc. IEEE Int. Symp. on Circuits & Systems. V697-V700 (2000)
复制标题
N.Tomabechi、T.Ito：“带有内置表的高速 RSA 加密处理器的设计，用于冗余二进制数的余数计算”Proc。
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
