ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価
ビアプログラマブルASICアーキテクチャVPEXの消費電力評価と面積・遅延性能評価
复制标题
通过可编程 ASIC 架构 VPEX 的功耗评估和面积/延迟性能评估
DOI：
--
复制
发表时间：
2012
期刊：
影响因子：
--
通讯作者：
大谷拓,堀遼平,北森達也,上岡泰輔,吉川雅弥,藤野毅
中科院分区：
文献类型：
--
作者：
R.Hori;M.Yoshikawa;T.Fujino;大谷拓,堀遼平,北森達也,上岡泰輔,吉川雅弥,藤野毅
