GAD: A 12-GS/s CMOS 4-bit A/D converter for an equalized multi-level link
GAD: A 12-GS/s CMOS 4-bit A/D converter for an equalized multi-level link
复制标题
GAD：用于均衡多级链路的 12-GS/s CMOS 4 位 A/D 转换器
DOI：
--
复制
发表时间：
1999
期刊：
影响因子：
--
通讯作者：
William J. Dally
中科院分区：
文献类型：
--
作者：
W. Ellersick;Chih;Mark Horowitz;William J. Dally
采用0.25 μ m/spl μ m CMOS工艺，研制了一个4位12 G采样/秒A/D转换器（GAD），用于研究均衡多电平链路的设计。时钟差分放大器用于对输入进行采样，然后是具有电流求和失调消除功能的高速比较器。输入带宽在2.5 GHz下测量。八个1.5 GSample/sec的Flash A/D转换器被交错以实现总采样率。
A 4-bit 12-GSample/sec A/D converter (GAD) has been fabricated in a 0.25-/spl mu/m CMOS process to investigate the design of an equalized multi-level link. Clocked differential amplifiers were used to sample the input, followed by high-speed comparators with current-summed offset cancellation. Input bandwidth was measured at 2.5 GHz. Eight 1.5-GSample/sec flash A/D converters were interleaved to achieve the aggregate sample rate.