Dual-VT SRAM cells with full-swing single-ended bit line sensing for high-performance on-chip cache in 0.13 μm technology generation
Dual-VT SRAM cells with full-swing single-ended bit line sensing for high-performance on-chip cache in 0.13 μm technology generation
复制标题
双 VT SRAM 单元，具有全摆幅单端位线感应，可实现 0.13 μm 技术一代的高性能片上高速缓存
DOI：
--
复制
发表时间：
2000
期刊：
影响因子：
--
通讯作者：
V. De
中科院分区：
文献类型：
--
作者：
F. Hamzaoglu;Y. Te;A. Keshavarzi;Kevin Zhang;S. Narendra;S. Borkar;Mircea R. Stan;V. De
针对具有单端感测的大型片上高速缓存的不同双VT设计选择之间的比较表明，使用双VT单元和低VT外围电路的设计是最好的，并且与使用高VT单元的最佳设计相比，提供了10%的性能增益，具有1.2倍的有效泄漏功率和1.6%的单元面积。
Comparisons among different dual-VT design choices for a large on-chip cache with single-ended sensing show that the design using a dual-VT cell and low-VT peripheral circuits is the best, and provides 10% performance gain with 1.2x larger active leakage power, and 1.6% larger cell area compared to the best design using high-VT cells.