順序回路の形成的検証におけるフォールスネガティブ削減のための回路変換
順序回路の形成的検証におけるフォールスネガティブ削減のための回路変換
复制标题
用于减少时序电路形成验证中的假阴性的电路变换
DOI：
--
复制
发表时间：
2010
期刊：
影响因子：
--
通讯作者：
高木直史
中科院分区：
文献类型：
--
作者：
成瀬智啓;中村一博;高木一義;高木直史
