A 1GHz bandwidth low-pass ΔΣ ADC with 20GHz to 50GHz adjustable sampling rate
A 1GHz bandwidth low-pass ΔΣ ADC with 20GHz to 50GHz adjustable sampling rate
复制标题
具有 20GHz 至 50GHz 可调采样率的 1GHz 带宽低通 ΔΣ ADC
DOI：
10.1109/rfic.2008.4561413
复制
发表时间：
2008
期刊：
影响因子：
--
通讯作者：
S. Voinigescu
中科院分区：
文献类型：
--
作者：
A. Hart;S. Voinigescu
本文提出了一种宽带连续时间 DeltaSigma 调制器，旨在用于多千兆位 OFDM 接收器应用。该电路的两个版本采用 130 nm SiGe BiCMOS 工艺和 170 GHz fT 制造，以研究有限量化器增益和延迟对动态范围的影响。该 ADC 在 500 MHz 通带上实现了 44.3 dB 的 SNDR，在 1 GHz 通带上实现了 37.1 dB 的 SNDR，同时使用 2.5 V 电源消耗 350 mW（650 mW，包括时钟分配）。
This paper presents a wideband continuous-time DeltaSigma-modulator intended for multi-gigabit OFDM receiver applications. Two versions of the circuit were fabricated in a 130-nm SiGe BiCMOS process with 170 GHz fT in order to investigate the effect of finite quantizer gain and delay on dynamic range. The ADC achieves an SNDR of 44.3 dB over a 500 MHz passband and an SNDR of 37.1 dB over a 1 GHz passband while consuming 350 mW from a 2.5 V supply (650 mW including clock distribution).