VLSI Design, Verification and Fabrication of an Arithmetic Logic Unit (ALU) Using the Cadence Virtuoso: A Case Study
VLSI Design, Verification and Fabrication of an Arithmetic Logic Unit (ALU) Using the Cadence Virtuoso: A Case Study
复制标题
使用 Cadence Virtuoso 进行算术逻辑单元 (ALU) 的 VLSI 设计、验证和制造：案例研究
DOI：
--
复制
发表时间：
2022
期刊：
影响因子：
--
通讯作者：
Tewodros Mekbib Mamo, Nian Zhang
中科院分区：
文献类型：
--
作者：
Tewodros Mekbib Mamo, Nian Zhang
