Understanding POWER multiprocessors
Understanding POWER multiprocessors
复制标题
了解 POWER 多处理器
DOI：
10.1145/1993316.1993520
复制
发表时间：
2011
影响因子：
--
通讯作者：
Sarkar S
中科院分区：
文献类型：
--
作者：
Sarkar S
利用当今的多处理器需要高性能和正确的并发系统代码（优化编译器，语言运行时，操作系统内核等），不幸的是，这个关键的硬件/软件接口是不是在所有目前的multiprocessors.In这篇文章中明确的IBM POWER多处理器的行为，它有一个微妙的和高度宽松的内存模型（ARM多处理器在这方面有一个非常相似的体系结构）。我们已经在几代处理器上进行了广泛的实验：POWER G5，5，6和7。在此基础上，公布的微体系结构的细节，并与IBM的工作人员进行讨论，我们给出了一个抽象的机器语义，抽象的实现细节，但解释了一系列微妙的例子的行为。我们的语义是在散文解释，但在严格的机器处理数学定义，我们还确认，它捕捉到可观察到的处理器的行为，或建筑意图，我们的例子与可执行的检查器。虽然没有得到供应商的正式认可，但我们相信这个模型为当前POWER多处理器的推理提供了一个合理的基础，我们的工作应该为这些体系结构的并发系统编程带来新的清晰度，并且是任何分析或验证的必要前提。它还应该告知C和C++等语言的设计，其中语言内存模型受到可以有效编译到此类多处理器的内容的限制。
Exploiting today's multiprocessors requires high-performance and correct concurrent systems code (optimising compilers, language runtimes, OS kernels, etc.), which in turn requires a good understanding of the observable processor behaviour that can be relied on. Unfortunately this critical hardware/software interface is not at all clear for several current multiprocessors.In this paper we characterise the behaviour of IBM POWER multiprocessors, which have a subtle and highly relaxed memory model (ARM multiprocessors have a very similar architecture in this respect). We have conducted extensive experiments on several generations of processors: POWER G5, 5, 6, and 7. Based on these, on published details of the microarchitectures, and on discussions with IBM staff, we give an abstract-machine semantics that abstracts from most of the implementation detail but explains the behaviour of a range of subtle examples. Our semantics is explained in prose but defined in rigorous machine-processed mathematics; we also confirm that it captures the observable processor behaviour, or the architectural intent, for our examples with an executable checker. While not officially sanctioned by the vendor, we believe that this model gives a reasonable basis for reasoning about current POWER multiprocessors.Our work should bring new clarity to concurrent systems programming for these architectures, and is a necessary precondition for any analysis or verification. It should also inform the design of languages such as C and C++, where the language memory model is constrained by what can be efficiently compiled to such multiprocessors.
登录
查看更多内容
存储在电源 PC 中
影响因子：
3.6
作者：
J. Stone;Robert P. Fitzgerald
通讯作者：
Robert P. Fitzgerald
ARM弱一致内存模型的推理
影响因子：
3.6
作者：
Nathan Chong;Samin S. Ishtiaq
通讯作者：
Samin S. Ishtiaq
DOI：
10.1007/978-1-4615-3604-8_2
发表时间：
1992
期刊：
--
影响因子：
--
作者：
P. Sindhu;J. Frailong;M. Cekleov
通讯作者：
P. Sindhu;J. Frailong;M. Cekleov
DOI：
10.1109/tpds.2003.1199067
发表时间：
2003-05-01
影响因子：
5.3
作者：
Adir, A;Attiya, H;Shurek, G
通讯作者：
Shurek, G
使用逻辑编程和 SAT 分析 Intel Itanium 内存排序规则
DOI：
--
发表时间：
2003
期刊：
Conference on Correct Hardware Design and Verification Methods
影响因子：
--
作者：
Yue Yang;G. Gopalakrishnan;G. Lindstrom;Konrad Slind
通讯作者：
Konrad Slind