Test width compression for built-in self testing
Test width compression for built-in self testing
复制标题
用于内置自测试的测试宽度压缩
DOI：
10.1109/test.1997.639634
复制
发表时间：
1997
期刊：
影响因子：
--
通讯作者：
B. Murray
中科院分区：
文献类型：
--
作者：
K. Chakrabarty;Jian Liu;Minyao Zhu;B. Murray
我们提出了一种设计测试发电机电路（TGC）的方法，该方法将预先计算的测试集包含在其产生的模式中。我们的方法使用基于D-Compatibles属性的宽度压缩，这使我们可以比仅使用兼容和逆兼容的以前的方法更有效地编码。 TGC由一个计数器组成，该计数器会生成一组编码的测试模式，以及由简单的二进制解码器组成的解压缩电路，该解码器生成包含T/sub D/的最终序列。这些TGC适用于嵌入式电路电路的详细设计。我们通过提供ISCAS 85和ISCAS CAS 89基准电路的实验结果来证明我们的方法的有效性。
We present a method for designing test generator circuits (TGCs) that incorporate a precomputed test set to in the patterns they produce. Our method uses width compression based on the property of d-compatibles, which allows us to encode to more efficiently than previous methods that use only compatibles and inverse compatibles. The TGC consists of a counter, which generates a set of encoded test patterns, and a decompression circuit consisting of simple binary decoders that generate a final sequence containing T/sub D/. These TGCs are applicable to embedded-core circuits whose detailed designs are not available. We demonstrate the effectiveness of our approach by presenting experimental results for the ISCAS 85 and ISCAS CAS 89 benchmark circuits.