Soft Error Rate Reduction Using Circuit Optimization and Transient Filter Insertion
Soft Error Rate Reduction Using Circuit Optimization and Transient Filter Insertion
复制标题
使用电路优化和瞬态滤波器插入来降低软错误率
DOI：
--
复制
发表时间：
2009
期刊：
影响因子：
--
通讯作者：
K. Mohanram
中科院分区：
文献类型：
--
作者：
M. Choudhury;Quming Zhou;K. Mohanram
本文介绍了一种可调谐瞬态滤波器 (TTF) 设计，用于降低组合逻辑电路中的软错误率。 TTF 可以插入组合电路中，以抑制传播的单事件瞬态 (SET)，然后再将其捕获到锁存器或触发器中。通过调整可抑制的传播 SET 的最大宽度来调整 TTF。 TTF 需要 6-14 个晶体管，这使其成为降低组合电路中软错误率的极具成本效益的选择。描述了一种基于几何规划的全局优化方法，该方法将 TTF 插入与双 VDD 和栅极尺寸集成在一起。 65 nm 工艺技术的仿真结果表明，通过这种方法可以将软错误率降低 17-48 倍。
This paper describes a tunable transient filter (TTF) design for soft error rate reduction in combinational logic circuits. TTFs can be inserted into combinational circuits to suppress propagated single-event transients (SETs) before they can be captured in latches or flip-flops. TTFs are tuned by adjusting the maximum width of the propagated SET that can be suppressed. A TTF requires 6–14 transistors, making it an attractive cost-effective option to reduce the soft error rate in combinational circuits. A global optimization approach based on geometric programming that integrates TTF insertion with dual-VDD and gate sizing is described. Simulation results for the 65 nm process technology indicate that a 17–48× reduction in the soft error rate can be achieved with this approach.