ESD protection for high-voltage CMOS technologies
ESD protection for high-voltage CMOS technologies
复制标题
DOI：
--
复制
发表时间：
2006-09
期刊：
影响因子：
--
通讯作者：
O. Quittard;Z. Mrcarica;F. Blanc;G. Notermans;T. Smedes;H. van Zwol
中科院分区：
文献类型：
--
作者：
O. Quittard;Z. Mrcarica;F. Blanc;G. Notermans;T. Smedes;H. van Zwol
介绍了两种适用于高压 CMOS 技术的 ESD 保护。这两种解决方案都可以在不同的 HV CMOS 工艺选项和具有不同电源电压的应用之间轻松移植。一种是低压晶体管堆栈，提供可扩展的触发和保持电压。第二个是使用新型紧凑触发级的 RC 触发 HV-MOSFET。
Two types of ESD protection for high-voltage CMOS technologies are presented. Both solutions can be readily ported between different HV CMOS process options and applications with different supply voltages. One is a stack of low-voltage transistors offering both a scalable triggering and holding voltage. The second is an RC-triggered HV-MOSFET using a novel compact triggering stage.