Evaluation of a Low-Power Reconfigurable DSP Architecture
Evaluation of a Low-Power Reconfigurable DSP Architecture
复制标题
低功耗可重构 DSP 架构的评估
DOI：
10.1007/3-540-64359-1_673
复制
发表时间：
1998
期刊：
影响因子：
--
通讯作者：
J. Rabaey
中科院分区：
文献类型：
--
作者：
A. Abnous;K. Seno;Yuji Ichikawa;M. Wan;J. Rabaey
可编程性是提供灵活计算设备的一项重要功能，但它会带来显著的性能和功耗损失。我们提出了一种架构，该架构依赖于硬件资源的动态重新配置来实现用于DSP应用的低功耗可编程处理器。在本文中，我们评估了这种架构方法，并将其与其他可编程架构进行了比较。
Programmability is an important capability that provides flexible computing devices, but it incurs significant performance and power penalties. We have proposed an architecture that relies on dynamic reconfiguration of hardware resources to implement low-powerandprogrammable processors for DSP applications. In this paper, we evaluate this architectural approach and compare it to other programmable architectures.