O(logN)の処理時間を有するベネス網の並列制御回路の設計
O(logN)の処理時間を有するベネス網の並列制御回路の設計
复制标题
处理时间O(logN)的Benes网络并行控制电路设计
DOI：
--
复制
发表时间：
2009
期刊：
影响因子：
--
通讯作者：
小原仁
中科院分区：
文献类型：
--
作者：
佐久間洋志;他;小原仁
