Logic-Path-and-Clock-Path-Aware At-Speed Scan Test Generation

Logic-Path-and-Clock-Path-Aware At-Speed Scan Test Generation
复制标题

逻辑路径和时钟路径感知的全速扫描测试生成

DOI:
10.1587/transfun.e99.a.2310
复制
发表时间:
2016
期刊:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子:
--
通讯作者:
S. Kajihara
S. Kajihara
中科院分区:
--
文献类型:
--
作者:
F. Li;X. Wen;K. Miyase;S. Holst;S. Kajihara

文献摘要

相似文献