M.Higashida and T.Sasao: "A design method for three level logic circuits Application for a PLD with a NAND array, (in Japanese)" The 37th National Convention, Information Processing Society of Japan, 4u-1, 1988-09-13.
M.Higashida and T.Sasao: "A design method for three level logic circuits Application for a PLD with a NAND array, (in Japanese)" The 37th National Convention, Information Processing Society of Japan, 4u-1, 1988-09-13.
复制标题
M.Higashida 和 T.Sasao：“三级逻辑电路的设计方法在具有 NAND 阵列的 PLD 中的应用，（日语）”第 37 届全国大会，日本信息处理学会，4u-1，1988-09-
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
