Shinji Kimura: "Design Verification of Arithmetic Circuits Using Residue BBD's (in Japanese)" Technical Reports of IEICE. VLD95-46. 1-8 (1995)
Shinji Kimura: "Design Verification of Arithmetic Circuits Using Residue BBD's (in Japanese)" Technical Reports of IEICE. VLD95-46. 1-8 (1995)
复制标题
Shinji Kimura：“使用残留 BBD 的算术电路的设计验证（日文）”IEICE 的技术报告。
DOI：
--
复制
发表时间：
--
期刊：
影响因子：
--
通讯作者：
中科院分区：
文献类型：
--
作者：
