部分スルー可検査性に基づく順序回路のテスト生成法

部分スルー可検査性に基づく順序回路のテスト生成法
复制标题

基于部分直通可测试性的时序电路测试生成方法

DOI:
--
复制
发表时间:
2009
期刊:
電子情報通信学会和文論文誌D-I Vol.J92-D, No.12
影响因子:
--
通讯作者:
藤原秀雄
藤原秀雄
中科院分区:
--
文献类型:
--
作者:
岡伸也;Chia Yee Ooi;市原英行;井上智生;藤原秀雄

文献摘要

相似文献