交流電界印加時の電流テストによる CMOS LSIのリード浮き検出のための印加交流電圧
交流電界印加時の電流テストによる CMOS LSIのリード浮き検出のための印加交流電圧
复制标题
施加交流电场时，通过电流测试检测CMOS LSI的浮置引线的施加交流电压
DOI：
--
复制
发表时间：
2007
期刊：
影响因子：
--
通讯作者：
四柳浩之
中科院分区：
文献类型：
--
作者：
高木正夫;橋爪正樹;一宮正博;四柳浩之
