Formal Verification of Divider Circuits by Hardware Reduction
Formal Verification of Divider Circuits by Hardware Reduction
复制标题
通过硬件简化对分压器电路进行形式验证
DOI：
10.1109/smacd58065.2023.10192137
复制
发表时间：
2023
期刊：
影响因子：
--
通讯作者：
Ciesielski, Maciej
中科院分区：
文献类型：
--
作者：
Yasin, Atif;Su, Tiankai;Pillement, Sebastien;Ciesielski, Maciej
登录
查看更多内容
DOI：
10.1016/j.vlsi.2015.12.004
发表时间：
2016-03
期刊：
Integr.
影响因子：
--
作者：
M. Haghbayan;B. Alizadeh
通讯作者：
M. Haghbayan;B. Alizadeh
STABLE：一种新的 QF-BV SMT 求解器，用于结合布尔推理与计算机代数的硬验证问题
DOI：
10.1109/date.2011.5763035
发表时间：
2011
期刊：
2011 Design, Automation & Test in Europe
影响因子：
--
作者：
Evgeny Pavlenko;Markus Wedler;D. Stoffel;W. Kunz;A. Dreyer;Frank Seelisch;G. Greuel
通讯作者：
G. Greuel
DOI：
10.1007/978-3-030-87181-9
发表时间：
2022
期刊：
Formal Verification of Floating-Point Hardware Design
影响因子：
--
作者：
David M. Russinoff
通讯作者：
David M. Russinoff
使用代数模型验证硬件分频器的功能
DOI：
10.1109/vlsi-soc.2019.8920335
发表时间：
2019
期刊：
2019 IFIP/IEEE 27th International Conference on Very Large Scale Integration (VLSI-SoC)
影响因子：
--
作者：
Atif Yasin;Tiankai Su;S. Pillement;M. Ciesielski
通讯作者：
M. Ciesielski
SPEAR：基于硬件的隐式重写，用于平方根电路验证
DOI：
10.23919/date48585.2020.9116194
发表时间：
2020
期刊：
2020 Design, Automation & Test in Europe Conference & Exhibition (DATE)
影响因子：
--
作者：
Atif Yasin;Tiankai Su;S. Pillement;M. Ciesielski
通讯作者：
M. Ciesielski