SAT and ATPG: Boolean engines for formal hardware verification
SAT and ATPG: Boolean engines for formal hardware verification
复制标题
SAT 和 ATPG：用于形式硬件验证的布尔引擎
DOI：
--
复制
发表时间：
2002
期刊：
影响因子：
--
通讯作者：
W. Kunz
中科院分区：
文献类型：
--
作者：
Armin Biere;W. Kunz
在这次调查中，我们概述了基本的SAT和ATPG程序以及它们在正式硬件验证中的应用。我们试图通过文献给出一个路径，并提供一个基本的方向，在这个活跃的研究领域的问题配方和已知的方法。
In this survey, we outline basic SAT- and ATPG-procedures as well as their applications in formal hardware verification. We attempt to give a path through the literature and provide a basic orientation concerning the problem formulations and known approaches in this active field of research.