Vertically-Stacked Nanowire/FinFETs and Following 2D FETs for Logic Chips
Vertically-Stacked Nanowire/FinFETs and Following 2D FETs for Logic Chips
复制标题
DOI：
10.1109/s3s.2018.8640148
复制
发表时间：
2018-10
期刊：
影响因子：
--
通讯作者：
H. Wakabayashi
中科院分区：
文献类型：
--
作者：
H. Wakabayashi
针对模块化系统（SiM）中具有亚5 nm技术节点的逻辑芯片，讨论了FinFET上的垂直堆叠/集成纳米线（NW）和随后的2D FET。
Vertically-stacked/integrated nanowire (NW) on FinFET and following 2D FETs are discussed for logic chips with sub-5-nm technology node in systems in a module (SiM).