Design method for an over-10-Gb/s CMOS CML buffer circuit for delay control
Design method for an over-10-Gb/s CMOS CML buffer circuit for delay control
复制标题
用于延迟控制的超过 10 Gb/s CMOS CML 缓冲电路的设计方法
DOI：
--
复制
发表时间：
2012
期刊：
影响因子：
--
通讯作者：
Mitsuo Nakamura and Hiromi Inaba
中科院分区：
文献类型：
--
作者：
Keiji Kishine，Yusuke Ohtomo;Makoto Nakamura;Mitsuo Nakamura and Hiromi Inaba
