F-scan test generation model for delay fault testing at RTL using standard full scan ATPG
F-scan test generation model for delay fault testing at RTL using standard full scan ATPG
复制标题
使用标准全扫描 ATPG 在 RTL 进行延迟故障测试的 F 扫描测试生成模型
DOI：
10.1109/ets.2011.61
复制
发表时间：
2011
期刊：
影响因子：
--
通讯作者：
Satoshi Ohtake and Hideo Fujiwara
中科院分区：
文献类型：
--
作者：
Marie Engelene Jimenez Obien;Satoshi Ohtake and Hideo Fujiwara
我们提出了一种用于 F 扫描延迟故障测试的新测试生成方法，该方法使用标准全扫描延迟故障自动测试模式生成（ATPG）。该方法表明，通过使用目前成熟的、高性能的门级扫描电路商用ATPG工具，可以快速生成F可扫描寄存器传输级（RTL）电路的测试模式。
We propose a new test generation method for F-scan delay fault testing that uses standard full scan delay fault automatic test pattern generation (ATPG). This method shows that it is possible to generate test patterns fast for F-scannable register-transfer level (RTL) circuits by using currently well-developed and high-performance commercial ATPG tools for gate-level scan circuits.