Power-efficient LDPC decoder architecture based on accelerated message-passing schedule
Power-efficient LDPC decoder architecture based on accelerated message-passing schedule
复制标题
基于加速消息传递调度的低功耗LDPC解码器架构
DOI：
--
复制
发表时间：
2006
期刊：
影响因子：
--
通讯作者：
and Satoshi Goto
中科院分区：
文献类型：
--
作者：
Kazunori Shimizu;Tatsuyuki Ishikawa;Nozomu Togawa;Takeshi Ikenaga;and Satoshi Goto
基于高效消息传递算法的半并行LDPC译码器
DOI：
--
发表时间：
2005
期刊：
Proc.IEEE International Conferece on Computer Design (ICCD 2005)
影响因子：
--
作者：
K.Shimizu;T.Ishikawa;N.Togawa;T.Ikenaga;S.Goto
通讯作者：
S.Goto