Chip-Size Evaluation of a Multithreaded Processor Enhanced with a PID Controller
Chip-Size Evaluation of a Multithreaded Processor Enhanced with a PID Controller
复制标题
使用 PID 控制器增强的多线程处理器的芯片尺寸评估
DOI：
10.1007/978-3-642-16256-5_3
复制
发表时间：
2010
期刊：
影响因子：
--
通讯作者：
U. Brinkschulte
中科院分区：
文献类型：
--
作者：
Michael A. Bauer;Mathias Pacher;U. Brinkschulte
本文对多线程处理器中比例/积分/微分（PID）控制器的附加芯片尺寸进行了评估。PID单元的任务是稳定线程的吞吐量，即每周期指令速率（IPC速率）。分配给主线程的IPC速率的稳定性增加了处理器的效率，也增加了其他线程的剩余执行时间。研究了在嵌入式Java实时系统的VHDL模型中实现PID控制器所引入的开销。
In this paper the additional chip size of a Proportional/Integral/Differential (PID) controller in a multithreaded processor is evaluated. The task of the PID unit is to stabilize a thread's throughput, the instruction per cycle rate (IPC rate). The stabilization of the IPC rate allocated to the main thread increases the efficiency of the processor and also the execution time remaining for other threads. The overhead introduced by the PID controller implementation in the VHDL model of an embedded Java real-time-system is examined.
指导面向服务的实时中间件架构中的有机管理
DOI：
10.1007/978-3-540-87785-1_9
发表时间：
2008
期刊：
影响因子：
--
作者：
Manuel Nickschas;Uwe Brinkschulte
通讯作者：
Uwe Brinkschulte