Shift register based TPG for at-speed interconnect BIST
Shift register based TPG for at-speed interconnect BIST
复制标题
基于移位寄存器的 TPG，用于高速互连 BIST
DOI：
--
复制
发表时间：
2004
期刊：
影响因子：
--
通讯作者：
A. Jutman
中科院分区：
文献类型：
--
作者：
A. Jutman
本文介绍了一种用于测试模式生成的新方法，以用于内置的内置自我测试。新颖性在于原始测试序列检测到打开，短裤和延迟以及测试模式发生器的原始设计。主要思想是基于使用圆形移位寄存器及其适当的初始化。与其他已知技术相比，当前方法在最短的测试应用程序时提供了最低的硬件成本。
This article describes a novel approach to test pattern generation for at-speed interconnect built-in self-test. The novelty consists in both the original test sequence detecting opens, shorts and delays and the original design of the test pattern generator. The main idea is based on using a circular shift register and its proper initialization. Compared to other known techniques, Current approach provides the minimal hardware cost at the shortest test application time.