Dynamic Cache Way Allocation for Static and Dynamic Power Reduction

Dynamic Cache Way Allocation for Static and Dynamic Power Reduction
复制标题

用于静态和动态功耗降低的动态高速缓存路分配

DOI：
--
复制
发表时间：
2004
期刊：
Int'l Symp. on Low-Power and High-Speed Chips Vol.1
影响因子：
--
通讯作者：
H.Tanaka
H.Tanaka
中科院分区：
--
文献类型：
--
作者：
L.D.Hung;C.Iwama;N.D.Barli;N.Hattori;S.Sakai;H.Tanaka

文献摘要

被引文献

相似文献