A single chip NMOS ethernet controller
A single chip NMOS ethernet controller
复制标题
DOI：
10.1109/isscc.1983.1156428
复制
发表时间：
1983
期刊：
影响因子：
--
通讯作者：
A. Bell;G. Borriello
中科院分区：
文献类型：
--
作者：
A. Bell;G. Borriello
本文将描述用于10Mb以太网的集成NMOS控制器的设计。除了处理协议、冗余检查和前导外，该芯片还包括用于时钟和数据提取的自校准抽头延迟线。
The design of an integrated NMOS controller for a 10Mb Ethernet will be described. In addition to handling protocol, redundancy checking and preamble, the chip includes a self-calibrating tapped delay line for clock and data extraction.