A 1TB/s 1pJ/b 6.4mm2/TB/s QDR Inductive-Coupling Interface Between 65nm CMOS Logic and Emulated 100nm DRAM
A 1TB/s 1pJ/b 6.4mm2/TB/s QDR Inductive-Coupling Interface Between 65nm CMOS Logic and Emulated 100nm DRAM
复制标题
65nm CMOS 逻辑和仿真 100nm DRAM 之间的 1TB/s 1pJ/b 6.4mm2/TB/s QDR 电感耦合接口
DOI：
--
复制
发表时间：
--
影响因子：
4.6
通讯作者：
三浦典之
中科院分区：
文献类型：
--
作者：
X.Xu;et al;三浦典之
